RF段が異常発振しているかも ２

 前述のためしてみました。が・・・

以下対策結果

• VOLを使わず220ΩをS～接地へ
• ×ANT端子開放だと発振
• 安定しているようならVOLまでの線をシールドにしてみる
• ×そもそもだめだよね
• その時の抵抗両端電圧を測定しIDSSの値をみる
• 発振時0.751V
• 正常時0.462V /220 = 2.1mA
• GSにダンプ抵抗をいれてみる47kΩくらいかそのへん利得が減らない程度に
• ×4.7kでもだめ
• △3.3k まで落としてやっととまる
• どうしてもだめなら入力にインピーダンス整合用のパッドをいれる。
• 3dBのパッドでも300-18-300Ωで入力オープンでも152Ωなので・・・インピーダンス整合にもなるし・・・・
• △条件によっては再発
• ANTコイルの2次側の巻き始め位置をFCZと反対にしてみる。手巻きコイルで実験。
• 20t：6tを手巻きして作った
• Sメータの振れがS2ぐらい下がった。のちにS1下がりまで回復
• 利得が下がったせいで発振は一時的に解消、だか、
• これは巻き数比がオリジナルのFCZよりも少ないためか？
• コアを調整して、感度が回復したら再発、コイルの極性は関係なかったようだ。

今回作ったANTコイルをRFの負荷側にしてみたところ、気持ち出力が上がったようだ。

-73dbでのSメータの振りがいままでで最高。1次側20t:2次側6t。インピーダンス比は
400:36≒11:1 オリジナルのFCZは18t:5tなので324:25≒13:1となりTDA1083の入力としては今回作った巻線比の少ない手巻きのほうが良かったようだ。

良い対策はまだ見つかっていない。

と、ここでふと思った。ダメな中でも3dbパッドが一番望みありの感触。パッドはインピーダンスを無理やりにでも合わせられるので選択肢に入ったんだけど。

あれ、入力インピーダンスってどのくらいになってるんだろ？と思った。やみくもに試してもまぐれでしか当たらない。でも、わからないのなら、nanoVNAのスミスチャートであたりをつけられるのじゃないか・・・・？おおよそのインピーダンスがわかれば、ANTコイルとして手巻きすれば・・・・・もしかしたら、感度と安定性を両立できるかもと淡い期待を・・・・・

手順そしてはこうだ。

1. nanoVNAでANT入力端子のインピーダンスをスミスチャートで表示
2. ANTコイルの巻き数比でRF段の入力インピーダンスを得る
3. 2次巻線が50Ωに近くなる比率を求める。
4. 求めた比率でANTコイルを手巻きする。
5. 損失を減らした分を2SK241の利得を抑える分にまわし、安定させる。

また接触不良

以前の感度が落ちる現象がまた再発した。今度はtinySAの信号をまったく拾わなくなる現象。あちこち触っていたら・・・・・

セラロックがぽろっととれた(;^_^A

そういえばセラロックの足をはんだするの苦労した。はんだが全然のらないのである。やすってみてもまるでアルミの足みたいと思いながら・・・・

もともと生基盤のランド法は芋半田になりやすいのに・・・・ランド法はいもに注意だ。

ANT端子のインピーダンスを測ってみた

対象は手巻きの20t:6tのもの、結果は、、、

なんと1.15kΩ

そこから計算すると、1次側は12.7kΩ。2次側は2回巻きでも400:4で巻線比100、。これでも計算上は127Ωと50Ωには届かない。SWRにして2.48。どんなもんだろ？

まぁ巻いて作って試してみる。

2次巻き数が少ないので結合を密にする意味も込めて先に巻きコアになるべく近い場所にした。巻く位置もコアを抜き入れしても離れにくい2段目にする。1次側は5回巻き✖️4溝の20回巻き。

これで試してみた。

nanoVNAでの挙動が不審。電源を入れるとスミスチャートの形が劇的に変わる。

OFFの状態

7MHz同調点で約29Ω。うーん計算値から結構外れてる。

ONにすると、RFボリュームで形が変わる。これはVolを調整して7MHzがちょうど同調点らしき所になっているときの写真

ということは。。。こら、あかんは、発振しとるわ。。。。

発振が収まるまでVolを調整してソース電圧を計ってみると。0.933～0.951V。つまりかなりカットオフ状態に近いと思われる。Volを絞り切った状態で1.143V。

それでも、最大感度時のSの振れは、今までで最大。

さてどう収めようか。。。

こっからさきは単なるメモ

増幅度はコイルの2次側が30Ωだとすると1次側のインピーダンスは3k。
GS電圧がｰ0.9Vだと約1.8mS 3kΩ×1.8mSで5.4倍ぐらいか・・・・
-1.1Vだと0.5mSくらい。3kΩ×0.5mSで1.5倍ぐらい。

-1.1Vまで引っ張っても全く増幅していないわけでもなさそう。

ちなみに、220Ωのソース抵抗だと0.46Vで約8mS。約24倍の電圧利得を持つ。

ということは、2SK241Yそのものはまだまだ利得を稼ぐ余力を持っているということ。

どうも利得が多すぎて発振に至っているように見受けられるので、制限する方向で調整する

• 王道はコイルと並列にダンピング抵抗をいれて安定化させる。

1. 10kΩをパラで入れたとして10//3で約77%の利得
2. しかし、ダンピングすると影像周波数の放送波を減衰させたい向きにはあわない。。のでできればQは落としたくない。

FETそのもののゲインを落とす方向で考える。

• ソース抵抗のバイパスコンデンサを外した部分を作り利得を減らす

1. 自己バイアスによる負帰還(デジェネレーション抵抗と言うらしい)で発振しない程度まで利得を落とす
2. パスコンを入れた先はVOLにて電圧制御し利得調整

これでやってみる。